DDS信号发生器

信息工程学院DDS信号发生器贾立新设计要求如下：（1）具有产生正弦波、方波和三角波3种周期性波形；（2）输出频率范围10Hz~2MHz（非正弦信号频率按10次谐波计算），重复频率可调，频率步进间隔≤1Hz；（3）输出波形幅值范围0~10V（峰—峰值），波形幅值和偏移量可调；（4）具有稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3%（负载电阻变化范围：50Ω~∞）；（5）具有显示输出波形类型、重复频率等功能。直接数字频率合成的原理对于一个频率为fout的正弦信号Sout，可以用下式来描述：)π2(outouttfsinAtsinAS其相位为：tfoutπ2将正弦信号的相位和幅值均转化为数字量用频率为fclk的基准时钟对正弦信号进行抽样clkoutclkoutπ2π2ffTfclkout222ffMNN将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为：MffN2clkout当M取1时，可以得到输出信号的最小频率步进为Nff2clkMMAfMMsinAsinASkkN1sin11kout22)(由于正弦函数为非线性函数，很难实时计算，一般通过查表的方法来快速获得函数值。相位累加器频率字寄存器频率字输入相位寄存器累加器输出值时钟ROM地址ROM正弦表D/A转换器信号输出N位加法器DDS正弦信号发生器原理框图实现DDS信号发生器的两种技术方案1.采用专用DDS集成芯片的技术方案2.采用单片机+FPGA的技术方案VINPDACRset高速DDS32位频率控制字相位控制字频率相位数据寄存器参考时钟输入主复位字装入时钟1位×40串行装入8位×5并行装入频率相位和控制数据输入比较器10位DACQOUTQOUTBGND+Vs模拟输出数据输入寄存器＋－频率更新及数据寄存器复位AD9850DGNDDVDDRESETIOUTIOUTBAGNDAVDDDACBL(NC)VINPVINNAD9850引脚排列2827262524232221201918171615D4D5D6D7MSBD1D2D1LSBD0DGNDDVDDW_CLKFQ_UDCLKINAGNDAVDDRsetQOUTBQOUT1234567891012131411VINN专用DDS集成芯片——AD9850AD9850实现的DDS信号发生器原理图U1AD9850D0D1D2D3D4D5D6D7W_CLKFQ_UDRSETQOUTQOUTBCLKINAVDDAVDDAGNDAGVDDVDDDVDDDGNDDGNDIOUTIOUTBRESETDACBLVINPVINN432128272625781213149111810196235242120221615+5V+5VR13.9K143+5VNCVCCGNDOUT20.1μFC317D0D1D2D3D4D5D6D7P1.60.1uFC10.1uFC2J238721IN-VOCMVMIDIN+V+OUT+OUT-V-+5V456U3LT6600-10R2R3R4R5430Ω430ΩJ3100100P1.5Mff32CLKINOUT2AD9850的参考时钟fCLKIN频率为125MHz，如要产生50Hz的正弦波，可通过上式计算得到4字节频率字为000006B6H。W4W0W1W2W3DATAW-CLKFQ-UDAD9850控制字传送时序图AD9850RSTEQUP1.5W_CLKEQUP1.6W0EQU34HW1EQU35HW2EQU36HW3EQU37HW4EQU38HSEND：CLRAD9850RSTMOVDPTR，#0F000HMOVA，W0MOVX@DPTR，AMOVA，W1MOVX@DPTR，AMOVA，W2MOVX@DPTR，AMOVA，W3MOVX@DPTR，AMOVA，W4MOVX@DPTR，ASETBW_CLKSETBFQ_UDNOPNOPCLRFQ_UDRETLT6600-10属于集成开关电容低通滤波器，截止频率为10MHz。从LT6600-10输入和输出信号波形比较：LT6600-10内部还有一全差分放大器，通过改变R4和R5的阻值可获得不同的放大倍数。当R4和R5取相同阻值时，内部差分放大器的增益为402Ω/R4AD9850内部设有高速电压比较器。将低通滤波器LT6600-10输出的正弦信号送电压比较器的同相输入端VINP，LT6600第7脚输出的直流电平（其值为VDD/2）送到比较器的反相输入端VINN，就可从QOUT和QOUTB输出两路与正弦信号频率相同且互为反相的方波信号。采用单片机+FPGA的技术方案单片机LCD显示器键盘大容量闪存FPGA时钟D/A转换器低通滤波器放大驱动电路单片机子系统DDS子系统模拟子系统DDS信号发生器的参数确定如下：（1）系统时钟频率：40MHz；（2）频率控制字的位宽：32位；（3）相位累加器的位宽：32位；（4）波形存储器的地址位宽：8位；（5）波形存储器的数据位宽：8位。最小频率步进值Hz009310210402326clk.ffN单片机子系统的软硬件设计DDS子系统设计模拟子系统设计滤波器的设计信号放大电路的设计驱动电路的设计单片机子系统软件设计LCD显示界面设计DDS信号发生器页面1正在配制数据…页面2配制成功！页面3正弦波按0键页面5方波按1键三角波按2键配制失败！页面4正弦波页面6给定频率方波页面7给定频率三角波页面8给定频率DDS信号发生器页面1正在配制数据…页面2配制成功！页面3正弦波按0键页面5方波按1键三角波按2键配制失败！页面4正弦波页面6给定频率方波页面7给定频率三角波页面8给定频率LCD显示界面设计按键的定义0123456789HzkHz未用波形选择未用未用主程序流程图入口内部初始化显示页面1延时1S显示页面2启动越时保护显示页面3延时1S显示页面5清除越时保护调用FPGA配置子程序置波形选择模式循环等待显示位置置0T0中断服务程序入口定时50mS定时计数器加1显示页面4退出计数值=200?已越时保护?循环等待NNYY键盘中断服务程序流程图给定频率转化为4字节的频率控制字outclk2ffMNN为字宽，取32，fCLK为时钟频率，取40MHz。out374.107fM入口读取键值显示页面6置输入频率模式NN送正弦波数据到双口RAMYY显示输入数据退出NY显示位置加1YN“0”键？选择波形模式？输入频率模式？显示位置=4？显示页面7置输入频率模式NN送方波数据到双口RAMYY显示输入数据退出NY显示位置加1YN“1”键？选择波形模式？输入频率模式？显示位置=4？显示页面8置输入频率模式NN送三角波数据到双口RAMYY显示输入数据退出NY显示位置加1YN“2”键？选择波形模式？输入频率模式？显示位置=4？①显示输入数据退出NY显示位置加1YY①N输入频率模式？N“3”键？显示位置=4？显示输入数据退出NY显示位置加1YYN输入频率模式？N“9”键？显示位置=4？显示“Hz”退出调用BCD转换为二进制子程序发送频率控制字将输入频率转化为4字节频率字NYYY输入频率模式？“Hz”键？显示位置=4？N显示“kHz”退出调用乘1000子程序Y调用BCD转换为二进制子程序发送频率控制字将输入频率转化为4字节频率字NYYY输入频率模式？“kHz”键？显示位置=4？显示画面5显示位置置0NY置选择波形模式退出选择波形键？DDS子系统设计高速D/A转换电路设计AD9708C1C1~C3取0.1μF289D7D6D5D4D3D2D1D0EP1C612345678767574737271706968I/ONCI/OI/OI/OI/OI/OI/OI/OI/O10NC11NC12NC13NC14NC252627151617181920REFLOSLEEP21222324FSADJREFIOACOMCOMP1IOUTAIOUTBCOMP2DCOMNCAVDDCLOCKDVDD+5V2kΩRSETGNDC2C350Ω50ΩR1R2R5~R13取100ΩR5~R13v11v121234AD9708567892510262728151617181920REFLOSLEEP1413121121222324DB7DB6DB5DB4DB3DB2DB1DB0NCNCNCNCNCNCFSADJREFIOACOMCOMP1IOUTAIOUTBCOMP2DCOMNCAVDDCLOCKDVDDCLOCK-SLEEP+1.2V电流源阵列锁存器开关阵列DCOMDVDDFSADJREFIOREFLO+COMP1AVDDACOMIOUTAIOUTB50pFCOMP21234567822212320241916171827262815高速D/A转换电路设计TwTwTsuThTsTpdD0~D7CLKAOUT高速D/A转换电路设计DDS子系统顶层原理图频率字接收模块模拟子系统设计38721IN-VOCMVMIDIN+V+OUT+OUT-V-+5V456U3LT6600-10R4R5430Ω430ΩvI1vI2vO1vO2信号放大电路的设计R1R2vI1R1vI2R2+-）（I1I212OvvRRvA11kΩ1kΩ1kΩ1kΩR1R3vIR4PR2R2+-OvA2PR1+5V-5V2kΩ10kΩ1kΩ1kΩ10kΩ驱动电路的设计R10.5ΩR2R4VINVOUT0.5ΩR30.5Ω0.5Ω+-+-+-+-+-+VSVOUTA-VSVINR1R20.2Ω0.2Ω100Ω功率驱动＋闭环负反馈THS3091+-+12V-12V23674VINVOUTRGRF1K1K6.8μF0.1μF6.8μF0.1μF采用驱动能力强的集成运算放大器模拟子系统总体原理图1234ABCD4321DCBATitleNumberRevisionSizeA4Date:9-Aug-2007SheetofFile:E:\教学项目\综合电子系列模块\原理图\原理图.DDBDrawnBy:R1430ΩC80.1uFC90.1uF+C106.8uF+C76.8uF+12V-12VC20.1uFC10.1uF12J2VoR41kΩR51kΩC40.1uF+C36.8uF+5VC50.1uF+C66.8uF-5V23184U2AMAX4016R72kΩ657U2BMAX4016R81kΩR91kΩ-5V+5VR31kΩR61kΩR14750ΩR101kPR210kΩPR110kΩR185.7ΩR15750ΩR16750ΩR17750Ω657U2BTHS309223148U2ATHS3092R13100R12100R195.7ΩR111kΩIN+8IN-1VOCM2V-6OUT+4OUT-5V+3VMID7U1LT6600+5VR2430Ω123J1系统调试