集成电路版图设计实验指导书

1集成电路版图设计实验指导书2实验一绘制标准逻辑单元版图实验目的：了解集成电路版图设计基本原理；熟悉版图设计软件cadencevirtuoso的使用。实验内容：学习集成电路版图设计基础；学习cadencevirtuoso基本操作；绘制完成标准逻辑单元版图。实验原理：集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。通过集成电路版图设计，将立体的电路系统转变为二维平面图形。利用版图制作掩模板，就可以由这些图形限定工艺加工过程，最终还原为基于半导体材料的立体结构。以最基本的MOS器件为例，工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。按照电路设计的要求，在版图中用不同图层分别表示这些结构层，画好各个图层所需的图形，图形的大小等于工艺生产得到的器件尺寸。正确摆放各图层图形之间的位置关系，绘制完成的版图基本就是工艺生产出的器件俯视图。器件参数如MOS管的沟道尺寸，由电路设计决定，等于有源区与栅极重叠部分的尺寸，如图1。其他尺寸由生产工艺条件决定，不能随意设定。图1在工艺生产中，相同结构层相连即可导电，而不同结构层之间是由氧化层隔绝的，相互没有连接关系，只有制作通孔才能在不同结构层之间导电。与工艺生产相对应的版图中默认不同图层之间的绝缘关系，因此可以不必画氧化层，却必须画各层之间的通孔。另外，衬底在版图设计过程中默认存在，不必画出。而各个N阱、P阱均由工艺生产过程中杂质掺杂形成，版图中必须画出相应图形。3实验步骤：打开指定电路图，浏览并简单分析电路结构；为电路新建版图文件；根据版图基本原理，为电路绘制版图。（详细内容参考《Cadencevirtuoso使用简介》）实验报告要求：应包含对电路功能的简单分析，以及绘制完成的版图图片。思考题：观察《Cadencevirtuoso使用简介》中给出的反相器版图，思考为什么把两MOS管栅极放在一条直线上，而不是并排放置。4实验二简单数字逻辑模块版图设计实验目的：了解集成电路版图设计规则；熟悉版图设计技巧；掌握基于DIVA的版图验证方法。实验内容：学习版图设计规则、设计方法及相关技巧；学习集成电路版图验证方法；完成指定逻辑电路的版图设计及验证。实验原理：（1）图形尺寸，版图设计过程中所涉及到的所有图形尺寸，一方面由电路设计决定，比如MOS管的沟道尺寸等器件特性参数；另一方面由工艺生产线提供的DRC（设计规则）文件决定。DRC文件设定了包括最小图形尺寸、最小图形间距、图形重叠关系等参数。而不同工艺生产线的DRC文件参数不同。整个版图设计过程必须严格按照DRC文件的参数设定进行。（2）源漏共用，根据DRC文件，版图设计中器件之间有最小间隔距离限制，即使相同类型相同参数的器件之间也必须保持最小间距。而MOS管的结构决定它具有源漏两极可互换的特点。利用这一原理，可以得出源漏共用的设计方法。所谓源漏共用，指当两个不同的MOS管A、B属于同一类型（如PMOS）时，如果有连接到相同节点的电极（如源极），在版图上就可以将这两个源极画在一起，即两个MOS管共用同一个源极。如图1。图1（a）源漏共用前（b）源漏共用后源漏共用可以有效缩小版图面积，降低成本。注意：由于P型衬底上，PMOS管通常制作在N阱内，而N阱之间最小间5距极大，所以普通PMOS管的N阱也要实现共用。制作在P阱内的N管道理相同。（3）棒状图设计，为了方便地从电路中得到最有效的源漏共用版图，可以使用“棒状图设计”，在绘制版图之前先制作一个结构草图。以图2所示电路示意图为例，利用棒状图设计制作结构草图，如图3。图2图3因为采用共用区域，所有P管紧挨在一起，所有N管也紧挨在一起。所以在图中可以用棒状图形代表有源扩散区（按照惯例P管在上，N管在下），细短线代表栅极。显然，A、B、C三对MOS管的有源区相互断开，没有实现源漏共用，如果将某一管源漏翻转，制作如图4的结构图，即可实现一处源漏共用。图4在棒状图中，也可以将器件按电路图连接，建立好连接关系示意图，方便绘制版图。6实验步骤：浏览电路，分析电路功能；制作棒状结构图；调用NMOS、PMOS单元版图，并调整器件尺寸，为电路绘制版图（注意衬底电位的连接）；利用DIVA工具验证版图。（详细内容参考《Cadencevirtuoso使用简介》）实验报告要求：应包含对电路功能的简单分析，绘制完成的版图图片。7实验三模拟电路版图设计实验目的：掌握模拟电路版图设计技巧；了解集成电路版图基本布线规则。实验内容：学习大尺寸MOS管版图画法；学习集成电路版图布局布线规则；设计完成两级运放版图。实验原理：（1）大尺寸MOS管画法，在集成电路设计中，要实现大电流的主要方法就是之一就是增大MOS管沟道宽度，所以在电路图中常会看到宽长比为10以上甚至100以上的细长管子。以宽长比100的管子为例，如果沟道长1微米，则宽100微米，对于如今的集成电路规模，100微米是个很大的尺寸。并且由于器件本身的寄生效应，过长的栅极会导致很大的寄生参数，影响电路性能。为了减小寄生参数，唯一的办法就是缩短版图上的栅极长度。缩短栅极长度不是减小沟道宽度，而是将一个细长的管子拆分成几段，比如将100微米长的栅做成4个25微米长。这样，与原设计的管子相比宽长比不变，而每个小管子的栅长变为原来的1/4，寄生参数也变为1/4。在版图上四个栅极并联，并联后的寄生参数是原来的1/16。注意：大尺寸管应单独做好衬底接触，并与周围器件隔离。（2）叉指结构这种细长的大尺寸管一般出现在放大电路的输入级，每两个一组以对管的形式出现。两管被拆分之后将分布在一个矩形区域内。因为不能保证衬底材料在不同位置的性质完全相同，同时又必须尽量使输入对管特性一致，做到最大限度的匹配，所以应设法使拆分后的对管较均匀的分布在这一区域内，在材料性质上取平均值。基本方法是使两管拆分后的小管子逐个相邻，利用源漏共用，交叉分布，称为“叉指结构”。如图1。8图1然而，基本的叉指结构只能做到器件在区域内轴对称分布，为了实现更好的匹配效果，一般要做两组叉指，使两管拆分后的小管子在矩形区域内形成中心对称的分布。如图2。图2（2）布局布线布局：集成电路版图基本布局规则是PMOS管在上、NMOS管在下，夹在一条电源线和一条地线之间，构成一行。其中要尽量保证电源线平直，各管子栅极与电源线垂直。并根据电路功能划分模块，每一模块中除电源和地线外的左右两侧分别作为输入和输出信号线的布线位置。各行依次并列排开，实现电源线与地线的共用。布线：由于不同结构层之间有氧化层隔绝，两层材料重叠的位置必然形成寄生电容。为减小寄生效应，相邻结构层中的布线应尽量避免重叠，更不能平行排布。如定义布局之初MOS管的栅极方向为纵向，则与之紧邻的第一层金属布线——一铝应采用横向排布。同理，一铝之上紧邻的二铝应采用纵向排布，以此类推。另外，一铝布线应该尽量在器件周边绕行，避免跨越器件影响器件性能。9一铝跨越器件金属线重叠错误布线正确布线图3图中方框代表器件，黑线代表金属线布线时应注意通孔数量。一般情况下，衬底接触和有源区接触布线需要在整个衬底接触区域内，保持一定间距，连续制作一排通孔；模拟电路部分多晶硅栅引线处，制作两个通孔；数字电路部分由于面积限制，多晶硅栅引线处可以只制作一个通孔；相邻金属层之间，如果面积允许，至少制作两个接触孔。实验步骤：浏览电路，分析电路功能；规划版图布局；调用MOS管单元版图，调整器件尺寸，绘制大尺寸器件及版图；完成版图布线；用DIVA工具验证版图。（详细内容参考《Cadencevirtuoso使用简介》）实验报告要求：应包含对电路功能的简单分析，绘制完成的版图图片。10Cadencevirtuoso使用简介一、启动软件并浏览电路图Cadencevirtuoso原是基于linux操作系统的软件，但为了教学使用方便，本实验使用虚拟机实现linux以及对Cadencevirtuoso的操作。首先启动虚拟机软件，以及虚拟的linux系统，系统账号：tang，系统密码：ictang。进入系统后，双击名为“icfb.sh”的图标，弹出如图1.1所示对话框，点击“运行”，启动Cadence软件。图1.1启动后，出现如图1.2所示的窗口，称为CIW窗口。图1.2在CIW窗口中依次点击“Tools”—“librarymanager”打开库文件管理器，并从中单击选择所需的library—cell—view，双击“schematic”打开目标电路图。例如依次点击LTC3400—inv—schematic，如图1.3。图1.3打开schematicediting窗口如图1.4，浏览电路图，其中l代表MOS管沟道长度，w代表MOS管沟道宽度。也可以选择某一器件，使用快捷键“q”查看属性。经过简要分析之后，可以开始为电路绘制版图。11图1.4schematicediting窗口常用指令及快捷键指令快捷键指令快捷键Wire（N…）（添加连线）wWire（W…）（添加总线）Wmove（移动）mCopy（复制）cStretch（拉伸）sProperty（查看属性）qZoomin（放大）Ctrl+zZoomout（缩小）Shift+zPin（添加引脚）p添加文本l二、绘制版图2.1.新建版图文件在库文件管理器菜单中依次点击file—new—cellview，出现如图2.1所示的新建文件窗口。注意，版图文件的libraryname（库名）、cellname（单元名）必须与电路文件相同。点击“tool”右侧的工具选择按钮，选择“virtuoso”，点击OK，完成新文件创建。12图2.12.2.界面介绍Virtuoso操作界面由两部分组成，分别是layoutediting（版图编辑窗口）如图2.2和LSW（图层选择窗口）图2.3。2.2.1.layoutediting对版图的编辑通过一系列指令完成。版图编辑窗口中，顶端显示文件所对应的库名、单元名、文件类型信息。另外，窗口由三部分组成，分别是iconmenu（图标菜单）、menubanner（菜单栏）、statusbanner（状态栏）。iconmenu（图标菜单）位于版图编辑窗口左侧，列出了常用命令的图标，只需将鼠标移动到某一图标上，图标下方就会显示该图标对应的指令。menubanner（菜单栏）位于版图编辑窗口上方，包含编辑版图所需要的所有指令，并按相应的类别分组。常用指令及对应快捷键如下表。指令快捷键指令快捷键Rectangle（创建矩形）rPolygon（创建多边形）PChop（切割图形）Shift+cPath（创建连线）pmove（移动）mCopy（复制）cStretch（拉伸）sProperty（查看属性）qRuler（标尺）k清除标尺Shift+kZoomin（放大）Ctrl+zZoomout（缩小）Shift+z添加文本l注意：指令快捷键操作区分大小写。statusbanner（状态栏）位于菜单栏上方，显示鼠标所在位置的坐标、当前编辑指令等编辑状态信息。13图2.22.2.2.LSWLSW，即layerselectwindow（图层选择窗口）。该窗口显示设计版图所用的工艺库文件的位置、可供选择和当前选中的版图图层，以及各图层的属性。如图2.3，显示当前所用工艺库文件位于“MYLIB”目录下，当前选择的图层为“active”。其中，工艺库文件在工程创建之初已经确定，不用再做操作。而可供选择的图层，根据不同设计需求会有所不同，并可以自己编辑设定。常用图层名称及其含义如下表。版图图层名称含义NwellN阱Active有源扩散区（做MOS的源极和漏极）PselectP型注入掩膜NselectN型注入掩膜Poly多晶硅（做MOS管的栅极）Cont引线孔（连接金属与多晶硅或有源区）Metal1第一层金属Metal2第二层金属Via通孔（连接第一和第二层金属）图标菜单菜单栏状态栏14Text文本标签图2.32.3.绘制版图以反相器为例，分别介绍PMOS和NMOS版图，及版图设计基本操作。2.3.1.绘制PMOS版图第一步：绘制有源区。在LSW中，点击active，即可选中有源扩