EDA实验报告三(3-8译码器的设计)

实验三：3-8译码器的设计一、实验目的1、学习QuartusII7.2软件设计平台。2、了解EDA的设计过程。3、通过实例，学习和掌握QuartusII7.2平台下的文本输入法。4、学习和掌握3-8译码器的工作和设计原理。5、初步掌握该实验的软件仿真过程。二、实验仪器PC机，操作系统为Windows7/XP，本课程所用系统均为WindowsXP（下同），QuartusII7.2设计平台。三、实验步骤1、创建工程，在File菜单中选择NewProjectWizard，弹出对话框如下图所示在这个窗口中第一行为工程保存路径，第二行为工程名，第三行为顶层文件实体名，和工程名一样。2、新建设计文本文件，在file中选择new，出现如下对话框：选择VHDLFile点击OK。3、文本输入，在文本中输入如下程序代码：libraryieee;useieee.std_logic_1164.all;entityvariable_decoderisport(A:inSTD_LOGIC;B:inSTD_LOGIC;C:inSTD_LOGIC;Y:outSTD_LOGIC_VECTOR(7downto0));endvariable_decoder;architecturertlofvariable_decoderisbeginprocess(A,B,C)variableCOMB:std_logic_vector(2downto0);beginCOMB:=C&B&A;caseCOMBiswhen000=Y=11111110;when001=Y=11111101;when010=Y=11111011;when011=Y=11110111;when100=Y=11101111;when101=Y=11011111;when110=Y=10111111;when111=Y=01111111;whenothers=Y=XXXXXXXX;endcase;endprocess;endrtl;然后保存到工程中，结果如下图所示：4、编译，如果有多个文件要把这个文件设为当前顶层实体，这样软件编译时就只编译这个文件。点击projet-SetasTop-levelEntityCtrl+Shift+J接下来进行编译，点击processing-StartCompilation，见下图5、仿真验证，打开波形编辑器，新建一个波形仿真文件，如下图：然后选择菜单“View”→“Utility”→“NodeFinder”出现如下对话框，在“Filter”中选择“Pins：all”，再点击“List”即在下边的“NodeFound”框中出现本设计项目中所有端口引脚列表，并逐个拖到波形编辑器的窗口中。接下来编辑输入信号波形，然后将编辑好的信号波形保存，点击波形仿真，仿真结果如下图所示：6．选择菜单“Tools”→“NetlistViewers”→“RTLviewer”得到如下电路图：7、引脚分配（1）选择菜单“Assignments”→“Pins”命令，在分配编辑器的“Category”列表→“Locationpin”，出现如图引脚分配界面：（2）引脚锁定的器件平面视图：四．小结通过这次上机，在quartus软件平台上对3-8译码器代码实现的操作，我们了解了3-8译码器的原理及VHDL语言的特点，对顺序语句运用更加熟练。对报错情况更加了解，能较快的找出并改正。