MC9S08AW60数据手册(中文)

MC9S08AW60数据手册苏州大学飞思卡尔嵌入式系统研发中心翻译中央处理单元（CPU）40MHz的HCS08的CPU（中央处理单元）20MHz的内部总线频率HC08指令子集，增加了BGND指令单线后台调试模式接口断点的能力，允许单一的断点设置在线调试（在片内调试模块加了多于两个的断点）片内实时，在线仿真（ICE）带有两个比较器（在BDM中要加一），9个触发模式，以及片内总线捕获缓冲区。通常显示，在触发点之前或之后大约有50条指令。支持多达32个中断/复位源存储器选项高达60KB的片内在线可编程FLASH存储器，带有块保护和安全选项高达2KB的片内RAM时钟源选项时钟源选项包括晶体，谐振器，外部时钟，或内部产生的时钟与精密NVM切边系统保护可选的计算机正常操作（COP）复位低电压检测与复位或中断非法操作码检测与复位非法地址检测与复位（一些设备不具有非法地址）省电模式Wait另加两个STOPS外部设备ADC-多达16个通道，10位AD转换器与自动比较功能SCI-两个串行通信接口模块与可选的13位中断SPI的-串行外设接口模块IIC-集成电路互连总线模块运作高达100kbps的最高总线负载;拥有更高的传输速率与减少了负荷Timers-1个2通道和1个6通道16位定时器/脉冲宽度调制器（TPM）模块：可选输入捕捉，输出比较，和边沿分布的PWM能力，在每个通道。每个定时器模块，可配置为缓冲，对所有通道以PWM（CPWM）为中心KBI-高达8引脚键盘中断模块输入/输出高达54通用输入/输出（I/O）管脚输入时，每个端口都有软件选择的上拉电阻输出时，每个端口都有软件选择的回转速率控制输出时，每个端口都有软件选择的驱动强度主复位引脚和上电复位（POR）内部上拉复位RESET，IRQ，和BKGD/MS管脚，以减少客户的系统成本封装选择MC9S08AW60/48/3264引脚的四方扁平封装（QFP）64引脚的低轮廓四方扁平封装（LQFP）48引脚的低轮廓四方扁平封装（QFN）44引脚的低轮廓四方扁平封装（LQFP）MC9S08AW1648引脚的低轮廓四方扁平封装（QFN）44引脚的低轮廓四方扁平封装（LQFP）第一章导言1.1概述MC9S08AW60，MC9S08AW48，MC9S08AW32和MC9S08AW16是低成本、高性能8位微处理器单元（MCUs）HCS08家族中的成员。家族中所有的MCUs使用增强型HCS08核，且使用不同的模块，存储大小，存储器类型和封装类型。请参考表1-1存储器的大小和封装类型。表1-2总结了在MC9S08AW60系列中芯片的每个封装类型的可用外设。表1-1MC9S08AW60系列的芯片芯片FLASHRAM封装MC9S08AW6063,280204864QFP64LQFP48QFN44LQFPMC9S08AW4849,152MC9S08AW3232,768MC9S08AW1616,384102448QFN44LQFP表1-2每个封装的可用外设封装选项特点64引脚48引脚44引脚ADC16通道8通道8通道IIC有有有IRQ有有有KBI1876SCI1有有有SCI2有有有SPI1有有有TPM16通道4通道4通道TPM1CLK有无无TPM22通道2通道2通道TPM2CLK有无无I/;O引脚5438341.2MCU框图图1-1给出了MC9S08AW60MCU的结构。图1-1MC9S08AW60MCU框图注：1.如果是输入端口，端口引脚被软件配置为上拉装置。2.如果IRQ启用（IRQPE=1），引脚包含软件配置上拉/下拉式设备。如果上升沿检测被选定（IRQEDG=1），下拉式启用。3.IRQ没有一个钳二极管电源VDD’。IRQ不应该在VDD上被驱动。4.引脚包含集成上拉装置。5.引脚PTD7，PTD3，PTD2和PTG4包含上拉和下拉式装置。下拉式启用，当KBI启用（KBIPEN=1）和上升沿被选定（KBEDGN=1）。HCS08内核HCS08系统控制复位和中断运行模式电源管理用户FLASH用户RAM字节字节字节字节字节字节内部时钟生成器低功耗振荡器稳压器调试模块串行通信接口模块IIC模块10位模数转换器串行外设接口模块6通道定时器/PWM模块串行通信接口模块2通道定时器/PWM模块8位键盘中断模块表1-3列出了片内模块的功能版本。表1-3模块的版本模块版本AD转换器（S08ADC10）1内部时钟生成器（S08ICG）4内部集成电路（S08IIC）1键盘中断（S08KBI）1串行通讯接口（S08SCI）2串行外设接口（S08SPI）3计时器脉冲宽度调制器（S08TPM）2中央处理单元（S08CPU）2调试模块（DBG）21.3系统时钟分配图1-2系统时钟分配图一些模块内的MCU有时钟源的选择。图1-2显示了一个简化的时钟接线图。ICG提供了时钟来源：ICGOUT是ICG模块的一个输出。它可以是下列之一：―外部晶体振荡器―外部时钟源―频率锁相环子模块中的输出数位控制振荡器（DCO）―ICG内的控制位确定连接哪个时钟源。FFE是一个控制信号，在ICG内部产生。如果ICGOUT的频率4×ICGERCLK的频率，这个信号是一个逻辑1，固定频率的时钟将为ICGERCLK/2。否则，固定频率的时钟将为BUSCLK。ICGLCLK—开发工具可以选择内部自时钟频率源（〜8MHz），以加快BDC通信系统，在那里总线时钟很慢。ICGERCLK—外部参考时钟可以选择作为实时中断时钟源。也可以用来作为系统控制逻辑ADC有最低和最高频率要求。见第14章，“模数转换器（S08ADC10V1）”和附录A，“电气特性和时间规格”。Flash对编程和擦除操作有频率要求。见附录A“电气特性和时间规格”。*ICGCLK是MC9S08AW60系列的交替BDC时钟源。ALTCLK，输入给ADC模块。第二章引脚和连接2.1简介这一章描述了连接到各封装引脚的信号。内容包括引脚布局图，信号性能表，并对信号进行了详细地描述。2.2芯片引脚分配图2-1和2-2分别给出了MC9S08AW6064脚和48脚封装的引脚分配。图2-1MC9S08AW6064脚QFP/LQFP封装图图2-2MC9S08AW6048脚QFN封装图图2-3MC9S08AW6044脚LQFP封装图2.3推荐的系统连接图2-4给出了几乎所有的MC9S08AW60系列应用系统的通用引脚连接。注意：1.如果使用内部时钟,则不需要外部晶体电路。2.类似PTG5和PTG6之类的是相同的引脚。3.EMC敏感应用中，建议在RESET和IRQ引脚上使用RC滤波器。图2－4基础系统连接系统电源可选的主要复位后台接头异步的中断输入I/O和应用系统外设接口2.3.1电源（VDD，2×VSS，VDDAD，VSSAD）VDD和VSS是MCU主要电源供应引脚。该电源给所有I/O缓冲电路和一个内部电压调节器供电。内部电压调节器提供调节后的低压电源给CPU和MCU其它内部电路。一般情况下，实际应用系统中电源引脚接两个电容。在这种情况下，应该一个大容量电解电容器，如10μF的钽电容，用来为全体系统提供大电量存储，和一个0.1μF的陶瓷旁路电容，尽可能的靠近配对的VDD和VSS电源引脚，用以抑制高频噪声。该MC9S08AW60有第二个VSS引脚。这个引脚应连接到系统的接地平面或到主要的VSS引脚，通过一个低阻抗连接。这个电压源给ADC模块提供电源。一个0.1μF的陶瓷旁路电容，尽可能的靠近模拟电源引脚，用以抑制高频噪声。2.3.2振荡器（XTAL，EXTAL）走出复位后，MCU使用内部产生的时钟（自时钟模式—fself_reset）相等于约8MHz的晶体率。这个频率源是用来在上电复位启动和使能作为时钟源停止还原，以避免需要一个长期的晶体启动时延。这个MCU也包含一个内部时钟发生器（ICG）模块，可用于运行MCU。想了解ICG的更多信息，请参阅第8章，―内部时钟发生器（S08ICGV4）‖。振荡器的振幅XTAL和EXTAL是有限的，为低功率振荡。通常情况下，这些引脚有一个1-V峰值到峰值信号。在噪声环境中，高增益输出（HGO）位可设置为使轨至轨振荡。振荡器在这个MCU里是一个皮尔斯振荡器，可容纳一个晶体或陶瓷谐振器，由ICGC1寄存器的RANGE位来选择两种频率范围的一种。而非晶体或陶瓷谐振器，一个外部振荡器可以连接到EXTAL输入引脚。以下讨论请参考图2-4。RS（使用时）与RF应是低电感电阻，如碳组成的电阻。丝伤口电阻和一些金属膜电阻器，有太多的电感。C1和C2，通常应是高品质的陶瓷电容器，是专门为高频率应用设计的。RF是用来提供一个偏的路径来保持EXTAL输入，在其线性范围，晶体启动和其值不是一般的密钥之间。典型的系统使用1MΩ至10MΩ。更高值是敏感的湿度和更低值减少增益和（在极端情况下）可以防止启动。C1和C2，通常在5pF至25pF范围和选择相匹配的要求，具体晶体或谐振器。一定要考虑到印刷电路板（PCB）电容和MCU引脚电容，当测量C1和C2时。水晶制造商通常指定负载电容，其中是一系列C1和C2的组合，这通常是大小相同的。作为第一阶近似，使用10pF作为一个估计，结合引脚和PCB电容作为每个振荡器引脚（EXTAL和XTAL）。2.3.3RESET引脚RESET是一个专门引脚，里面有一个上拉装置。它有输入滞后，一个高电流输出驱动器，没有输出转换率控制。内部上电复位和低电压复位电路通常不需要外部复位电路。这个引脚通常是连接到标准的6引脚后台调试连接器，所以一个开发系统可以直接复位MCU系统。如果期望，可以增加一本外部复位手册，通过供应一个简单的开关到地面（上拉复位引脚拉低来迫使一个复位）。每当有复位启动（无论是从外部信号或从内部系统），这个复位引脚被驱动低于大约34个总线周期，松一点说，再次取样约38个总线周期以后。如果复位被一个内部源引起，例如低电压复位或看门狗超时，电路期望复位引脚的样本返回逻辑1。这个复位电路解码复位事件并记录下来，通过在系统控制复位状态寄存器（SRS）中设置相应的位。在EMC敏感的应用中，一个外部RC滤波器被配置在复位引脚上。见图2-4就是一个例子。2.3.4后台/模式选择（BKGD/MS）在复位期间，BKGD/MS引脚功能作为一个模式选择引脚。复位提升引脚的功能后，该引脚立即作为后台引脚被用于后台调试通信。当作为后台/模式选择引脚时，有一个内部上拉电阻，输入滞后，一个标准输出驱动器，并没有输出转换率控制。若这个引脚没有连接，则MCU在复位的上升沿进入正常的操作模式。如果调试系统被连接到引脚6的标准后台调试接口，它可以在复位上升沿时保持BKGD/MS为低电平，强制MCU进入后台模式。BKGD引脚主要被后台调试控制器(BDC)使用，它使用私有协议进行通信，该协议使用被调试MCU的16个BDC时钟周期来传送一个位。被调试MCU的BDC时钟频率使用最大总线时钟频率，因此不要将任何大的电容和BKGD/MS引脚相连，否则会干扰BKGD与后台的串行通信。虽然BKGD引脚是一个准开漏引脚，但是后台调试通信协议提供了精简的、激活驱动、高速脉冲以确保快速上升沿。来自电缆的小电容和内部上拉电阻的绝对值对BKGD引脚上的上升沿和下降沿几乎不起任何作用。2.3.5ADC的参考引脚（VREFH，VREFL）该VREFH和VREFL引脚分别为ADC模块输入高参考电压和低参考电压。2.3.6外部中断引脚（IRQ）IRQ引脚是IRQ中断的输入源，又是BIH和BIL指令的输入。如果IRQ的功能没有确立，该引脚不执行任何功能。当IRQ配置为IRQ的输入和设定为上升沿检测时，启用下拉电阻，而非上拉电阻。在EMC敏感的应用中，一个外部RC滤波器被推荐在IRQ引脚上。见图2-4就是一个例子。2.3.7GPIO及外设端口其余引脚被通用I/O引脚、片内外设功能复用