射频(RF)电路板分区设计中PCB布局布线技巧

射频(RF)电路板分区设计中PCB布局布线技巧.txt小时候觉得父亲不简单，后来觉得自己不简单，再后来觉得自己孩子不简单。越是想知道自己是不是忘记的时候，反而记得越清楚。本文由lzhmemory贡献doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。射频(RF)射频(RF)电路板分区设计中PCB布局布线技巧[日期:09-03-12][来源:][作者:Jenny][热度:36]么是RF,IF信号.楼上的回答意思是对的,但我觉得不是很专业.1,信号不一定就是电流,现在通讯行业,很多信号是以电压的形式存在.2,对射频和中频的区分不详细.在无线通讯系统中,根据频率,可以分成射频,中频和基带信号.射频重要用于信号在空间的传输,基带信号是基站等数字设备可以处理的信号,中频是从射频变化到基带信号的过渡频率.以前的系统一般是从射频直接变到基带.现在的新的系统是射频-中频-基带称为两次变频.射频:500MHz中频:50MHz~500MHz基带:50MHz上面的分类只是提供参考,这三种频段并没有一个绝对的界线.今天的蜂窝电话设计以各种方式将所有的东西集成在一起,这对RF电路板设计来说很不利.现在业界竞争非常激烈,人人都在找办法用最小的尺寸和最小的成本集成最多的功能.模拟,数字和RF电路都紧密地挤在一起,用来隔开各自问题区域的空间非常小,而且考虑到成本因素,电路板层数往往又减到最小.令人感到不可思议的是,多用途芯片可将多种功能集成在一个非常小的裸片上,而且连接外界的引脚之间排列得又非常紧密,因此RF,IF,模拟和数字信号非常靠近,但它们通常在电气上是不相干的.电源分配可能对设计者来说是一个噩梦,为了延长电池寿命,电路的不同部分是根据需要而分时工作的,并由软件来控制转换.这意味着你可能需要为你的蜂窝电话提供5到6种工作电源.在设计RF布局时,有几个总的原则必须优先加以满足:尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来,简单地说,就是让高功率RF发射电路远离低功率RF接收电路.如果你的PCB板上有很多物理空间,那么你可以很容易地做到这一点,但通常元器件很多,PCB空间较小,因而这通常是不可能的.你可以把他们放在PCB板的两面,或者让它们交替工作,而不是同时工作.高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO).确保PCB板上高功率区至少有一整块地,最好上面没有过孔,当然,铜皮越多越好.稍后,我们将讨论如何根据需要打破这个设计原则,以及如何避免由此而可能引起的问题.芯片和电源去耦同样也极为重要,稍后将讨论实现这个原则的几种方法.RF输出通常需要远离RF输入,稍后我们将进行详细讨论.敏感的模拟信号应该尽可能远离高速数字信号和RF信号.如何进行分区?设计分区可以分解为物理分区和电气分区.物理分区主要涉及元器件布局,朝向和屏蔽等问题;电气分区可以继续分解为电源分配,RF走线,敏感电路和信号以及接地等的分区.首先我们讨论物理分区问题.元器件布局是实现一个优秀RF设计的关键,最有效的技术是首先固定位于RF路径上的元器件,并调整其朝向以将RF路径的长度减到最小,使输入远离输出,并尽可能远地分离高功率电路和低功率电路.最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层,并尽可能将RF线走在表层上.将RF路径上的过孔尺寸减到最小不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少RF能量泄漏到层叠板内其他区域的机会.在物理空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来,但是双工器,混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰,因此必须小心地将这一影响减到最小.RF与IF走线应尽可能走十字交叉,并尽可能在它们之间隔一块地.正确的RF路径对整块PCB板的性能而言非常重要,这也就是为什么元器件布局通常在蜂窝电话PCB板设计中占大部分时间的原因.在蜂窝电话PCB板上,通常可以将低噪音放大器电路放在PCB板的某一面,而高功率放大器放在另一面,并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上.需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面,常用的技术是在两面都使用盲孔.可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小.有时不太可能在多个电路块之间保证足够的隔离,在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内,但金属屏蔽罩也存在问题,例如:自身成本和装配成本都很贵;外形不规则的金属屏蔽罩在制造时很难保证高精度,长方形或正方形金属屏蔽罩又使元器件布局受到一些限制;金属屏蔽罩不利于元器件更换和故障定位;由于金属屏蔽罩必须焊在地上,必须与元器件保持一个适当距离,因此需要占用宝贵的PCB板空间.尽可能保证屏蔽罩的完整非常重要,进入金属屏蔽罩的数字信号线应该尽可能走内层,而且最好走线层的下面一层PCB是地层.RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去,不过缺口处周围要尽可能地多布一些地,不同层上的地可通过多个过孔连在一起.尽管有以上的问题,但是金属屏蔽罩非常有效,而且常常还是隔离关键电路的唯一解决方案.此外,恰当和有效的芯片电源去耦也非常重要.许多集成了线性线路的RF芯片对电源的噪音非常敏感,通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音).最小电容值通常取决于其自谐振频率和低引脚电感,C4的值就是据此选择的.C3和C2的值由于其自身引脚电感的关系而相对较大一些,从而RF去耦效果要差一些,不过它们较适合于滤除较低频率的噪声信号.电感L1使RF信号无法从电源线耦合到芯片中.记住:所有的走线都是一条潜在的既可接收也可发射RF信号的天线,另外将感应的射频信号与关键线路隔离开也很必要.这些去耦元件的物理位置通常也很关键,这几个重要元件的布局原则是:C4要尽可能靠近IC引脚并接地,C3必须最靠近C4,C2必须最靠近C3,而且IC引脚与C4的连接走线要尽可能短,这几个元件的接地端(尤其是C4)通常应当通过下一地层与芯片的接地引脚相连.将元件与地层相连的过孔应该尽可能靠近PCB板上元件焊盘,最好是使用打在焊盘上的盲孔以将连接线电感减到最小,电感应该靠近C1.一块集成电路或放大器常常带有一个开漏极输出,因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源,同样的原则也适用于对这一电感端的电源进行去耦.有些芯片需要多个电源才能工作,因此你可能需要两到三套电容和电感来分别对它们进行去耦处理,如果该芯片周围没有足够空间的话,那么可能会遇到一些麻烦.记住电感极少并行靠在一起,因为这将形成一个空芯变压器并相互感应产生干扰信号,因此它们之间的距离至少要相当于其中一个器件的高度,或者成直角排列以将其互感减到最小.电气分区原则大体上与物理分区相同,但还包含一些其它因素.现代蜂窝电话的某些部分采用不同工作电压,并借助软件对其进行控制,以延长电池工作寿命.这意味着蜂窝电话需要运行多种电源,而这给隔离带来了更多的问题.电源通常从连接器引入,并立即进行去耦处理以滤除任何来自线路板外部的噪声,然后再经过一组开关或稳压器之后对其进行分配.蜂窝电话里大多数电路的直流电流都相当小,因此走线宽度通常不是问题,不过,必须为高功率放大器的电源单独走一条尽可能宽的大电流线,以将传输压降减到最低.为了避免太多电流损耗,需要采用多个过孔来将电流从某一层传递到另一层.此外,如果不能在高功率放大器的电源引脚端对它进行充分的去耦,那么高功率噪声将会辐射到整块板上,并带来各种各样的问题.高功率放大器的接地相当关键,并经常需要为其设计一个金属屏蔽罩.在大多数情况下,同样关键的是确保RF输出远离RF输入.这也适用于放大器,缓冲器和滤波器.在最坏情况下,如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端,那么它们就有可能产生自激振荡.在最好情况下,它们将能在任何温度和电压条件下稳定地工作.实际上,它们可能会变得不稳定,并将噪音和互调信号添加到RF信号上.如果射频信号线不得不从滤波器的输入端绕回输出端,这可能会严重损害滤波器的带通特性.为了使输入和输出得到良好的隔离,首先必须在滤波器周围布一圈地,其次滤波器下层区域也要布一块地,并与围绕滤波器的主地连接起来.把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法.此外,整块板上各个地方的接地都要十分小心,否则你可能会在不知不觉之中引入一条你不希望发生的耦合通道.图3详细说明了这一接地办法.有时可以选择走单端或平衡RF信号线,有关交叉干扰和EMC/EMI的原则在这里同样适用.平衡RF信号线如果走线正确的话,可以减少噪声和交叉干扰,但是它们的阻抗通常比较高,而且要保持一个合理的线宽以得到一个匹配信号源,走线和负载的阻抗,实际布线可能会有一些困难.缓冲器可以用来提高隔离效果,因为它可把同一个信号分为两个部分,并用于驱动不同的电路,特别是本振可能需要缓冲器来驱动多个混频器.当混频器在RF频率处到达共模隔离状态时,它将无法正常工作.缓冲器可以很好地隔离不同频率处的阻抗变化,从而电路之间不会相互干扰.缓冲器对设计的帮助很大,它们可以紧跟在需要被驱动电路的后面,从而使高功率输出走线非常短,由于缓冲器的输入信号电平比较低,因此它们不易对板上的其它电路造成干扰.还有许多非常敏感的信号和控制线需要特别注意,但它们超出了本文探讨的范围,因此本文仅略作论述,不再进行详细说明.压控振荡器(VCO)可将变化的电压转换为变化的频率,这一特性被用于高速频道切换,但它们同样也将控制电压上的微量噪声转换为微小的频率变化,而这就给RF信号增加了噪声.总的来说,在这一级以后你再也没有办法从RF输出信号中将噪声去掉.那么困难在哪里呢?首先,控制线的期望频宽范围可能从DC直到2MHz,而通过滤波来去掉这么宽频带的噪声几乎是不可能的;其次,VCO控制线通常是一个控制频率的反馈回路的一部分,它在很多地方都有可能引入噪声,因此必须非常小心处理VCO控制线.要确保RF走线下层的地是实心的,而且所有的元器件都牢固地连到主地上,并与其它可能带来噪声的走线隔离开来.此外,要确保VCO的电源已得到充分去耦,由于VCO的RF输出往往是一个相对较高的电平,VCO输出信号很容易干扰其它电路,因此必须对VCO加以特别注意.事实上,VCO往往布放在RF区域的末端,有时它还需要一个金属屏蔽罩.[编辑本段编辑本段]编辑本段简介锁相环(phase-lockedloop)PLL原理框图为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLLIC,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLLIC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLLIC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的目的!!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路.锁相环由鉴相器,环路滤波器和压控振荡器组成.鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差,并输出误差电压Ud.Ud中的噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器(VCO)的控制电压Uc.Uc作用于压控振荡器的结果是把它的输出振荡频率fo拉向环路输入信号频率fi,当二者相等时,环路被锁定,称为入锁.维持锁定的直流控制电压由鉴相器提供,因此鉴相器的两个输入信号间留有一定的相位差.PLL:phaseLockedLoop相同步回路,锁相回路,用来统一整合时脉讯号,使内存能正确的存取资料.直接数字频率合成(DDS—DigitalDirectFrequencySynthesis)技术是一种新的频率合成方法,是频率合成技术的一次革命,JOSEPHTIERNEY等3人于1971年提出了直接数字频率合成的思想,但由于受当时微电子技术和数字信号处理技术的限制,DDS技术没有受到足够重视,