触发器与时序逻辑电路

第11章触发器与时序逻辑电路11.1触发器11.2时序逻辑电路的分析11.3计数器11.4寄存器11.1触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型等。11.1.1基本RS触发器&a&b反馈RS两个输入端QQ两个输出端逻辑符号1.电路结构与符号RSQQ以Q的状态，作为触发器的状态。若原状态：输出仍保持：1Q0Q输入=0,=1时RS1Q0Q11001010&a&bQQSR若原状态：0Q1Q1010输出变为：1Q0Q输入=0,=1时RS1101&a&bQQRS若原状态：1Q0Q10101011输出变为：0Q1Q输入=1,=0时RS&a&bQQRS若原状态：0Q1Q00110101输出保持：0Q1Q&a&bQQRS输入=1,=0时RS若原状态：10111001输出保持原状态：0Q1Q0Q1Q输入=1,=1时RS&a&bQQRS若原状态：1Q0Q01110110输出保持原状态：1Q0Q输入=1,=1时RS&a&bQQRS0011输出全是1输入=1,=1时RS&a&bQQRS但当==0同时变为1时，当负脉冲消失后，触发器的状态将由偶然因素决定。RS基本RS触发器的真值表Q11保持原状态0101101000同时变为1后不确定QRS基本RS触发器的真值表Q11保持原状态0101101000同时变为1后不确定QRS1、触发器是双稳态器件，只要令==1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。RS2、在控制端加入负脉冲，可以使触发器状态变化。端加入负脉冲，使Q=1，称为“置位”或“置1”端。端加入负脉冲，使Q=0，称为“复位”或“清0”端。SSRR11.1.2门控触发器1.门控RS触发器&c&dQQDRDS&a&bRSCP时钟信号直接置0或置1&c&dQQDRDS&a&bRSCPCP=0时011触发器保持原态CP=1时1RS&c&dQQDRDS&a&bRSCPR、S的作用正好与基本RS触发器、相反RSRS触发器的真值表CPRSQ0φφ保持100保持1011011001111不确定Q简化的功能表RSQn+100Qn01110011不确定Qn+1---下一个状态（CP过后）Qn---原状态RDSDRSCQQ逻辑符号特性方程01RSnQRSnQ约束条件例：画出RS触发器的输出波形。CPRSQQSetReset使输出全为1CP撤去后状态不定保持2.门控D触发器D&c&dQQDRDS&a&bCP输入端CP=0时，a、b门被堵，输出保持原态：011保持D&c&dQQDRDS&a&bCPCP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&dQQDRDS&a&bCPCP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&dQQDRDS&a&bCPRDSDDCQQDQn+10011真值表逻辑符号特性方程DnQ1CPDQQ例：画出D触发器的输出波形。3.门控JK触发器&c&dQQ&a&bCPJK与门控RS触发器相比QJSKQRJKQn+100Qn01010111nQJKQn+100Qn01010111nQ功能表逻辑符号RDSDCQQKJ特性方程nQKnQJnQ14.门控T触发器&c&dQQ&a&bCPTT等于0时，触发器状态不变a、b门被堵，输出保持原态T等于0时T等于1工作原理100101110假设Qn=010来一个时钟翻转一次&c&dQQ&a&bCPT等于1时，触发器在CP的作用下不断翻转a、b门被打开T触发器存在的问题1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。2、为了解决空翻现象，可以采用主从方式触发的触发器。11.1.3主从触发器&c&dQQ&a&bCPR2S2CF从QQCPQQ电路结构CPR1S1CF主QQ正反相，不能同时工作工作原理10F主打开F从关闭输出反馈到F主R2S2CF从QQCPQQCPR1S1CF主QQ1输出反馈到F从0CP工作原理F主关闭F从打开0R2S2CF从QQQQCPR1S1CF主QQ由此可见，主从触发器一个CP只能翻转一次。翻转时刻描述：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPRDSDCQQCP边沿处翻转CP负沿处翻转逻辑符号1.主从RS触发器QRSCQ新逻辑符号01RSnQRSnQ约束条件CP边沿处翻转特性方程时序图CPQ下降沿翻转！2.T触发器R2S2CF从QQR1S1CF主QQCPQQCPTT=0时CP不起作用，状态保持不变，T=1来一个脉冲翻转一次。T01nQnQ1nQ功能表RDSDCQQT逻辑符号时序图CPQT3.JK触发器QQR2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能最完善，有两个控制端J、K。JK触发器的功能=0=0被封锁保持原态J=K=0时：R2S2CF从QQR1S1CF主CPQQCPKJ=1=1相当于T触发器T=1J=K=1时：R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=0=1Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Qn=0,Qn=1）R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=0=1Qn=1时1000F主被封保持原态Qn+1=1R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=1=0Qn+1=0同样原理：J=0，K=1时：R2S2CF从QQR1S1CF主CPQQCPKJJKQn+100Qn01010111nQ功能表逻辑符号RDSDCQQKJ特性方程nQKnQJnQ1时序图CPKJQJQ保持T1）JK触发器转换成D触发器CQQKJDCP4.触发器逻辑功能的转换2）JK触发器转换成T触发器CQQKJTCP3）D触发器转换成T’触发器CQQDCP5.触发器的触发方式触发方式？研究翻转时刻与时钟脉冲间的关系电位触发方式电位触发正电位触发负电位触发CP=1期间翻转CP=0期间翻转例如：前面讲的D触发器就是电位触发方式。D&c&dQQDRDS&a&bCP结构简单、速度快。只要CP存在就可以翻转，容易造成空翻。CPDQ电位触发的符号CQQCQQ正电位触发负电位触发主从触发方式主从触发方式的翻转过程：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPCP=1期间输入端控制信号不容许变化以主从触发的D触发器为例：CPDQ干扰t1t2正确的输出波形假设在CP=1期间D有一干扰主从型的D触发器的输出波形如何？CPDQt1t2QR2S2CF从QQR1S1CF主QQCPQQCPD第一个CP到来时，Q´翻转。1CPDQt1t2Q第一个CP的下降沿，Q翻转，输出反馈到F主的输入。1010R2S2CF从QQR1S1CF主QQCPQQCPDCPDQt1t2Q由于S1=0，t1时刻Q´翻转为0。10100R2S2CF从QQR1S1CF主QQCPQQCPDCPDQt1t2Qt2时刻Q´会再变为1吗？10100R2S2CF从QQR1S1CF主QQCPQQCPDCPDQt1t2Q1010010由于D=1,所以F主被封。D变为1后，Q´并不翻转为1。R2S2CF从QQR1S1CF主QQCPQQCPD！CPDQt1t2Q1010010第二个CP的下降沿，F从按F主的输出翻转。01R2S2CF从QQR1S1CF主QQCPQQCPDCPDQt1t2Q由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。主从触发方式在功能表中一般用“”表示。CPDQn+10011主从型D触发器功能表逻辑符号CQQD边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。&e&fQQ&c&d&a&bDCP设原态Q=0并设D=11CP=0期间，c、d被锁，输出为1。001101c=1、d=1反馈到a、b的输入，a、b输出为0、1。001111010&e&fQQ&c&d&a&bDCPCP正沿到达时c、d开启，使c=1，d=0。11110110Q翻转为101&e&fQQ&c&d&a&bDCPCP正沿过后，d=0将c封锁,并使b=1，维持d=0。11001因此以后CP=1期间D的变化不影响输出。001&e&fQQ&c&d&a&bDCP其它情况下的翻转，请大家自己分析。CPDQn+10Qn1Qn0011边沿触发的D触发器功能表正沿触发逻辑符号CQQCQQ负沿触发正沿触发1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。6、应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。CLRDCPQQCLRDCPQQCLRDCPQQCLRDCPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟请零USC公用清零公用时钟74LS175管脚图+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&3清零CP赛前先清零0输出为零发光管不亮1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP+5V&1&2&3清零CP1反相端都为11开启1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW11.2时序逻辑电路的分析所有触发器的状态都是在同一时钟信号作用下发生变化的时序逻辑电路，称为同步时序逻辑电路。所有触发器的状态不是在同一时钟信号作用下发生变化的时序逻辑电路，称为异步时序逻辑电路。11.2.1同步时序逻辑电路的分析1.分析步骤：（1）观察时序逻辑电路的输入、输出和状态变量（2）写出各个触发器的驱动方程（输入方程）（3）写出时序电路的输出方程（4）写出时序电路的输出方程（5）由状态方程和输出方程构造状态图、状态表。（6）如果电路不复杂，画出时序图。上述步骤不是每步都需要，可根据情况，灵活处理2.分析举例：（1）观察变量输入变量x，输出变量z，状态变量Q。1&&&QDCPQXz（2）驱动方程（触发器的输入信号的表达式）nQxnQxD（3）状态方程将触发器的驱动方程代入特性方程得到的方程nQxnQxDnQ1（4）输出方程nxQZ输入现态次态输出xQnQn+1z0010100110001101（5）状态表（6）状态转换图用圆圈中的数字表示时序电路的状态，用箭头表示状态的变化。箭头上标注输入变量x输出变量y。输入现态次态输出xQnQn+1z001010011000110101x/y1/01/10/00/011.2.2异步时序逻辑电路的分析异步时序逻辑电路的分析与同步时序逻辑电路的分析基本相同。只是在分析时，CP脉冲是一个必须考虑的逻辑变量。例：分析图示电路的功能Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.写出各个触发器的驱动方程：J2=Q