3109007485集成电路课程设计报告

1课程设计课程名称集成电路分析与设计基础题目名称集成电路课程设计学生学院材料与能源学院专业班级09微电子(2)班学号3109007485学生姓名黄海荣指导教师刘远老师2012年6月28日2目录1．目的与任务……………………………………………………………………22.教学内容基要求………………………………………………………………23.设计的方法与计算分析………………………………………………………23.174HC139芯片简介……………………………………………………………33.2电路设计……………………………………………………………43.3功耗与延迟估算……………………………………………………………134.电路模拟………………………………………………………………………154.1直流分析………………………………………………………………164.2瞬态分析……………………………………………………………174.3功耗分析……………………………………………………………………195.版图设计…………………………………………………………………………225.1输入级的设计………………………………………………………………225.2内部反相器的设计…………………………………………………………225.3输入和输出缓冲门的设计……………………………………………………225.4内部逻辑门的设计…………………………………………………………235.5输出级的设计……………………………………………………………235.6连接成总电路图……………………………………………………………245.3版图检查……………………………………………………………246.版图整理………………………………………………………………………267.心得体会…………………………………………………………………278.参考文献…………………………………………………………………………283集成电路课程设计1.目的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。2.教学内容基本要求2.1课程设计题目及要求器件名称：含两个2-4译码器的74HC139芯片要求电路性能指标：⑴可驱动10个LSTTL电路（相当于15pF电容负载）；⑵输出高电平时，OHI≤20uA,min,OHV=4.4V;⑶输出低电平时，OLI≤4mA，manOLV,=0.4V⑷输出级充放电时间rt=ft，pdt＜25ns；⑸工作电源5V，常温工作，工作频率workf=30MHZ，总功耗maxP=15mW。2.2课程设计的内容1.功能分析及逻辑设计；2.电路设计及器件参数计算；3.估算功耗与延时；4.电路模拟与仿真；5.版图设计；6.版图检查：DRC与LVS；7.后仿真(选做)；8.版图数据提交。2.3课程设计的要求与数据1.独立完成设计74HC139芯片的全过程；2.设计时使用的工艺及设计规则：MOSIS:mhp_ns8；3.根据所用的工艺，选取合理的模型库；4.选用以lambda(λ)为单位的设计规则；5.全手工、层次化设计版图；6.达到指导书提出的设计指标要求。43.设计的方法与计算分析3.174HC139芯片简介74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图3-1所示，其逻辑真值表如表3-1所示图3-174HC139管脚图表3-174HC139真值表由于74HC139芯片是由两个2-4译码器组成，两个译码器是独立的，所以，这里只分析其中一个译码器。由真值表可以看出，Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。分析其逻辑功能，可以得到逻辑表达式：5由逻辑表达式可以得到的逻辑图如图3-2所示图3-274HC139逻辑图3.2电路设计本次电路设计采用的是m12_125.md模型的各参数。其参数如下：N管：ox=3.9×8.85×1210F/mN=1215.74Vscm/2mtox1010225.00VVtn0.622490P管：ox=3.9×8.85×1210F/mVsmp/361.941c2mtox1010225.00VVtp-0.630253.2.1输出级电路设计据要求，输出级等效电路如图3-3所示，输入Vi为前一级的输出，可认为是理想的输出，即iLV=SSV,iHV=DDV。图3-3输出级等效电路⑴输出级N管N(W/L)的计算6当输入为高电平时，输出为低电平，N管导通，后级TTL有较大的灌电流输入，要求OLI≤4mA，manOLV,=0.4V，依据MOS管的理想电流统一方程式：])()[()(2221DTGSTGLWtdsVVVVVVIoxox可以求出N(W/L)的值。其主要计算如下:222dtngStngnoxoxdsnNVVVVVVtILW=22121034.06.0506.051215.741085.89.3102251042≈13⑵输出级P管pLW/的计算当输入为低电平时，输出为高电平，P管导通。同时要求N管和P管的充放电时间frtt，分别求出这两个条件下的min,/PLW极限值，然后取大者。以OHI≤20uA,VVOH4.4min,为条件计算min,/PLW极限值，用MOS管理想电流方程统一表达式：])()[()(2221DTGSTGLWtdsVVVVVVIoxox可以求出pLW/的值。其主要计算如下：222dtpgstpgpoxoxdspPVVVVVVtILW=224121064.46.0056.0010361.9411085.89.31022510202≈23N管和P管的充放电时间rt和ft表达式分别为ddtnddtnddtnddddtnnnoxoxLfVVVVVVVVVWLtCt2019ln11.022ddtpddtpddtpddddtpppoxoxLrVVVVVVVVVWLtCt2019ln11.0227以frtt计算min,/PLW的值。其计算如下：设ddtnddtnddtnddddtnnnoxoxVVVVVVVVVWLtKn2019ln11.022ddtpddtpddtpddddtpppoxoxVVVVVVVVVWLtKp2019ln11.022由frtt，故有ddtnddtnddtnddddtnnnVVVVVVVVVWL2019ln11.0221=ddtpddtpddtpddddtpppVVVVVVVVVWL2019ln11.0221代入数据，化简可以得6912.0102194nWL=7395.0103.6054pWLpWL3382.0nWL，代入13nLW，得到44PLW比较两种方法的PLW，取其中的最大值，即取44PLW3.2.2内部基本反相器中的各MOS尺寸的计算内部基本反相器如图3-4所示，它的N管和P管尺寸依据充放电时间rt和ft方程来求。关键点是先求出式中的LC(即负载)。8图3-4内部反相器它的负载由以下内部反相器（如右图所示）的负载由CL以下三部分电容组成：①本级漏极的PN结电容CPN；②下级的栅电容Cg；③连线杂散电容CS。①本级漏极PN结电容CPN计算CPN＝Cja×（Wb）+Cjp×(2W+2b)其中Cja是每um2的结电容，Cjp是每um的周界电容，b为有源区宽度，可从设计规则获取。在这里，最小孔为2λ×2λ，孔与多晶硅栅的最小间距为2λ，孔与有源区边界的最小间距为2，则取b＝6λ。总的漏极PN结电容应是P管的和N管的总和，即：CPN＝Cja×（WN＋WP）b＋Cjp×(2WN＋2WP＋4b)分析到整个电路一条支路大概有6个级，取tr=tf=0.5ns，采用的模型参数有：24./1027.3mFCNjmFCNjsw/1074.110.24./1075.4mFCPjmFCPjsw/1023.210.代入数据到PNC的式子得6410641035.061075.4()1074.121035.061027.3(NPNWC61010101035.01023.21074.162)1023.22PW=FWWPN15991058.31003.110294.1(注意这里的NW和PW都用国际单位表示)②栅电容Cg计算Cg＝Cg.N＋Cg.P＝此处NW和pW为与本级漏极相连的下一级N管和P管的栅极尺寸，近似取输出级的NW和pW值。这里NW和pW采用输出级的大小进行计算。由设计规则，L=2λ，λ=1.0um，oxoxNtAoxoxPtA＋＝（WN＋WP）L9代入得到FCg141011261055.3103951045.3)1038.0(2)28096(③连线杂散电容Cs一般CPN＋Cg≈10CS，可忽略CS作用。所以，内部基本反相器的总负载电容LC为上述各电容计算值之和。即有FWWCCCPNgPNL149910408.81003.110294.1把LC代入tr和tf的计算式，并根据tr=tf≤25ns的条件，计算出NW和pW。NW代入rt的方程有：)10048.81003.11029.1(1035.02103074.1105.01499649PNN（关系式⑴）又有rt=ft、以及ft式子联立，可以解得PNWLWL3382.0→PNWW3382.0，联立关系式⑴可以解得2NLW3PLW3.2.3内部逻辑门MOS尺寸的计算内部逻辑门的电路如图3-5所示。根据截止延迟时间pLHt和导通延迟时间pHLt的要求，在最坏情况下，必须保证等效N管、P管的等效电阻与内部基本反相器的相同，这样三输入与非门就相当于内部基本反相器了。因此，N管的尺寸放大3倍，而P管尺寸不变，即：，内部反相器，与非门，内部反相器，与非门＝＝PP3LWLWLWLWNN代入内部反相器的宽长比，可以算出逻辑MOS尺寸：6，与非门NLW103P，与非门LW图3-5内部逻辑门电路3.2.4输入级设计由于本电路是与TTL兼容，TTL的输入电平ViH可能为2.4V，如果按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。故采用图3-6示的电路，通过正反馈的P2作为上提拉管，使ViH较快上升，减小功耗，加快翻转速度。图3-6输入级电路（1）提拉管P2的（W/L）P2计算为了节省面积，同时又能使ViH较快上升，取（W/L）P2＝1。理论上，这里取L=2λ,W=2λ。而且为了方便画图，这里就去L=6λ。（2）CMOS反相器P1