基于FPGA的卷积交织编译码器设计3

基于FPGA的卷积编译码器设计研究实施步骤分块研究1卷积的编码2卷积的译码3交织的编译码基本框图信号输入序列（u）信号输出（Q）编码卷积交织同步模块解交织译码卷积码编码器卷积码编码器框图Q0Q1卷积码译码器框图时序电路输入转换分支度量计算加，比，选状态量寄存器同步电路保留路径存储器最佳路径选择器输出缓冲器最后阶段1进行整合设计，最优化。2进行软件与硬件仿真实验（分部仿真，整合仿真）