Ch2、3集成电路器件工艺

第2章双极集成电路器件工艺2.1双极型集成电路的制造工艺2.2集成双极晶体管的寄生效应2.1双极型集成电路的基本制造工艺第一块平面工艺集成电路专利2.1.1双极硅工艺p+p+n+n-pn+n+p-SiO2BECBuriedLayerMetalpn-Isolationpn-Isolation•早期的双极性硅工艺：NPN三极管•先进的双极性硅工艺：NPN三极管NPN管的版图与剖面图埋层区隔离墙硼扩区磷扩区引线孔金属连线钝化窗口GNDViVoVDDTR（1）典型PN结隔离工艺流程P-Sub衬底准备（P型）光刻n+埋层区氧化n+埋层扩散清洁表面P-Sub（1）典型PN结隔离工艺流程（续1）生长n-外延隔离氧化光刻p+隔离区p+隔离扩散p+隔离推进、氧化N+N+N-N-（1）典型PN结隔离工艺流程（续2）光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散氧化（1）典型PN结隔离工艺流程（续3）光刻磷扩散区磷扩散氧化P-SubN+N+N-N-P+P+P+PP（1）典型PN结隔离工艺流程（续4）光刻引线孔清洁表面P-SubN+N+N-N-P+P+P+PP（1）典型PN结隔离工艺流程（续5）蒸镀金属反刻金属P-SubN+N+N-N-P+P+P+PP（1）典型PN结隔离工艺流程（续6）钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口后工序（2）典型PN结隔离工艺光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引线孔金属连线钝化窗口GNDViVoVDDTR（3）外延层电极的引出欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB（4）埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响集成电路中的晶体管及其寄生效应Rb1T1T2T3T4GNDD负载＋－v0Re2Rc2Rc4υ1＋－VCC（5V）集成NPN晶体管常用图形及特点（1）单基极条形结构简单、面积小寄生电容小电流容量小基极串联电阻大集电极串联电阻大P-SubN–-epiP+P+PN+N+CEB集成NPN晶体管常用图形及特点（2）双基极条形与单基极条形相比：基极串联电阻小电流容量大面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+集成NPN晶体管常用图形及特点（3）双基极双集电极形与双基极条形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+N+C集成NPN晶体管常用图形及特点（4）双射极双集电极形与双基极双集电极形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CP-SubP+N+N+CBN+EE集成NPN晶体管常用图形及特点（5）马蹄形电流容量大集电极串联电阻小基极串联电阻小面积大寄生电容大集成NPN晶体管常用图形及特点（6）梳状思考题1.提高β值的途径有哪些？为什么发射区要做N+扩散，集电区要做N-掺杂？p+p+n+n-pn+n+p-SiO2BECBuriedLayerMetalpn-Isolationpn-Isolation电流分配与控制IE=IEN+IEP且有IENIEPIEN=ICN+IBN且有IENIBN，ICNIBNIC=ICN+ICBOIB=IEP+IBN－ICBOIE=IC+IBVBBVCCBCII提高NPN管β值的途径P-SubN–-epiP+P+PN+N+CEB①提高发射区浓度（注意：重掺杂理论）②降低基区浓度（同时采用高阻外延）③减薄基区宽度（加深发射结深度或减小集电结的深度）④选择高寿命材料,改善表面态PN+N+PPN+N+双磷扩散结构N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEBN+N+普通NPN管超增益NPN管双硼扩散结构N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEB普通NPN管超增益NPN管P超增益管的特点P-SubN–-epiP+P+PN+N+CEBPN+N+N+N+①采用圆形发射区（周界短,受表面态影响小）②应用时BC结偏置限制在0V左右（减小基区宽度调制的影响）双极集成电路中的基本器件是NPN管，但在模拟电路中也往往需要PNP管，因为集成电路的工艺主要是针对大量应用的NPN晶体管设计的，因此在一般情况下，PNP管都是在与NPN管制造工艺兼容的情况下制造的。在集成电路中常用的PNP管主要有两大类：横向PNP管和衬底PNP管。制作工艺与NPN管制作工艺完全兼容，在进行NPN管基区扩散的同时形成了PNP瞥的发射区和集电区。为了减小寄生PNP管的影响，可以从版图和工艺上采取措施。异质结双极晶体管（HBT）AlGaAs/GaAs基异质结双极性晶体管(a)(b)图4.3GaAsHBT的剖面图(a)和能带结构(b)○○○第3章MOS集成电路的元件形成及其寄生效应图4.7MOS工艺的分类认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+线宽(Linewidth),特征尺寸(FeatureSize)指什么？3.1PMOS工艺早期的铝栅工艺•1970年前，标准的MOS工艺是铝栅P沟道。铝栅PMOS工艺特点：l铝栅，栅长为20m。lN型衬底，p沟道。l氧化层厚1500Å。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作寄存器等中规模集成电路。Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。Al栅MOS工艺的栅极位错问题铝栅重叠设计•栅极做得长，同S、D重叠一部分铝栅重叠设计的缺点lCGS、CGD都增大了。l加长了栅极，增大了管子尺寸，集成度降低。克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。标准硅栅PMOS工艺硅栅工艺的优点：l自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。l增加了电路的可靠性。3.2NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:lCMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.l从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.lNMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.lGaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.增强型和耗尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）•按衬底材料区分有Si,GaAs,InP•按场形成结构区分有J/MOS/MES•按载流子类型区分有P/N•按沟道形成方式区分有E/D3.3CMOS工艺•进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。•CMOS工艺的标记特性阱/金属层数/特征尺寸GSDGDSN+N+P+P+P+NMOSPMOSN-SUBP阱N+P阱CMOS芯片剖面示意图GSDGDSN+N+P+P+P+NMOSPMOSP-SUBN阱N+N阱CMOS芯片剖面示意图N阱硅栅CMOS工艺主要流程1.衬底准备P+/P外延片P型单晶片P-SubN阱硅栅CMOS工艺主要流程（续）2.氧化、光刻N-阱(nwell)N阱硅栅CMOS工艺主要流程（续）3.N-阱注入，N-阱推进，退火，清洁表面N阱P-SubP-SubN阱N阱硅栅CMOS工艺主要流程（续）4.长薄氧、长氮化硅、光刻场区(active反版)P-SubN阱硅栅CMOS工艺主要流程（续）5.场区氧化（LOCOS）,清洁表面(之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应）P-SubN阱硅栅CMOS工艺主要流程（续）6.栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶（polysilicon—poly)（之前可作开启电压调整注入）N阱硅栅CMOS工艺主要流程（续）7.P+active注入（Pplus）（硅栅自对准）P-SubP-SubP-SubN阱硅栅CMOS工艺主要流程（续）8.N+active注入（Nplus—Pplus的反版）（硅栅自对准）P-SubP-SubP-SubN阱硅栅CMOS工艺主要流程（续）9.淀积BPSG，光刻接触孔(contact)，回流P-SubP-SubN阱硅栅CMOS工艺主要流程（续）10.蒸镀金属1，反刻金属1（metal1)P-SubN阱硅栅CMOS工艺主要流程（续）11.绝缘介质淀积，平整化，光刻通孔(via)P-SubP-SubN阱硅栅CMOS工艺主要流程（续）12.蒸镀金属2，反刻金属2（metal2)P-SubN阱硅栅CMOS工艺主要流程（续）13.钝化层淀积，平整化，光刻钝化窗孔(pad)P-SubN阱硅栅CMOS工艺光刻掩膜版汇总简图N阱有源区多晶PplusNplus引线孔金属1通孔金属2钝化寄生PNPN效应NwellPwellCMOS反相器版图流程(1)1.阱——做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底NdiffusionCMOS反相器版图流程(2)2.有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层PdiffusionCMOS反相器版图流程(2)2.有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层PolygateCMOS反相器版图流程(3)3.多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅N+implantCMOS反相器版图流程(4)4.有源区注入——P+，N+区（select)。P+implantCMOS反相器版图流程(4)4.有源区注入——P+、N+区（select)。contactCMOS反相器版图流程(5)5.接触孔——多晶硅，注入区和金属线1接触端子。Metal1CMOS反相器版图流程(6)6.金属线1——做金属连线，封闭图形处保留铝viaCMOS反相器版图流程(7)7.通孔——两层金属连线之间连接的端子Metal2CMOS反相器版图流程(8)8.金属线2——做金属连线，封闭图形处保留